会员限时优惠
熊帅帅
13800000000
zhangwei@example.com
深圳
30
男
数字后端工程师
在职
深圳
25k-35k个人总结
具备[5]年数字后端工程师经验，精通后端设计全流程，熟悉主流EDA工具（如Synopsys、Cadence） 擅长时序收敛、功耗优化、布局布线等关键技术，有多个成功流片项目经验 具备良好的团队协作能力和沟通能力，能有效推动项目进展，解决技术难题
教育经历
电子科技大学
211
电子信息工程
本科
2015.092019.06
- 系统学习了电子电路、数字信号处理等专业课程，成绩优异，专业排名前10%
- 参与过校内电子设计竞赛，负责电路设计与调试部分，获校级二等奖
工作经历
华为技术有限公司 - 数字后端工程师
2019.072022.12
- 参与多款芯片的后端设计工作，负责时序收敛、功耗优化等关键任务，使芯片性能提升15%，功耗降低10%
- 与前端设计团队紧密协作，完成设计规则检查（DRC）和电气规则检查（ERC），确保芯片设计符合规范要求，交付的芯片良率达95%以上
- 优化后端设计流程，引入新的工具和方法，提高设计效率20%
中兴通讯股份有限公司 - 高级数字后端工程师
2023.012024.06
- 主导某高端处理器芯片的后端设计项目，带领团队完成复杂的布局布线工作，项目按时交付，且芯片性能达到行业领先水平
- 负责与客户沟通技术需求，根据客户反馈优化芯片设计方案，提升客户满意度30%
- 进行技术预研，探索新的后端设计技术和方法，申请专利2项
项目经历
5G基站芯片后端设计项目 - 后端工程师
2020.032021.12
华为技术有限公司
- 参与[5G基站芯片后端设计项目]，负责电源规划与优化，通过合理的电源网络设计，降低芯片功耗20%，提高芯片稳定性
- 进行时序分析与优化，解决关键路径时序问题，使芯片主频提升25%，满足5G基站高速数据处理需求
人工智能芯片后端设计项目 - 后端工程师
2023.032024.05
中兴通讯股份有限公司
- 在[人工智能芯片后端设计项目]中，负责时钟树综合（CTS）工作，优化时钟树结构，减少时钟偏斜（Skew）30%
- 进行物理验证（Physical Verification），确保芯片设计符合制造要求，该芯片成功流片并应用于多款人工智能产品
技能专长
数字后端设计
EDA工具使用
时序分析与优化
荣誉奖项
华为优秀员工（2021年）
中兴技术创新奖（2024年）
其他信息
专利申请:
- 参与申请芯片后端设计相关专利2项，分别为《一种低功耗芯片电源网络设计方法》和《基于人工智能的芯片时序优化技术》
数字后端工程师简历模板
熊猫简历数字后端工程师简历模板，支持自定义板块、自定义颜色、AI润色、技能条、荣誉墙、一键更换模板，专业AI辅助一键优化数字后端工程师简历内容，仅需5分钟即可拥有一份精美的数字后端工程师简历模板，助力你获得「高薪职位」。
云端操作，实时保存
排版格式完整
打印效果最好
操作简单、制作快速，AI 智能优化
