混合信号集成电路设计工程师简历范文全文
教育背景
西安电子科技大学
211双一流
微电子学与固体电子学 硕士
西安2018年9月 - 2021年6月
研究方向：高速模数转换器设计；核心课程：模拟集成电路设计、数字集成电路设计、半导体器件物理。
电子科技大学
985211
电子科学与技术 本科
成都2014年9月 - 2018年6月
核心课程：电路分析、模拟电子技术、信号与系统。
专业技能
模拟/混合信号电路设计（ADC/DAC/PLL）
Cadence Virtuoso / Spectre 仿真
Calibre 版图验证与后仿
MATLAB/Simulink 建模
CMOS/BCD 工艺与器件匹配
Python 数据分析与自动化脚本
荣誉奖项
中国研究生创芯大赛 全国二等奖
西安电子科技大学 一等学业奖学金
自我评价
5年混合信号IC设计经验，专注高速ADC/DAC与PLL时钟电路，熟悉28nm/40nm CMOS及180nm BCD工艺全流程。主导2款芯片从架构定义到流片验证，量产良率超95%。熟练使用Virtuoso、Spectre、Calibre等EDA工具，具备扎实的模拟前端与版图协同设计能力。
工作经历
上海芯驰半导体有限公司
上海
集成电路设计专精特新
混合信号集成电路设计工程师
2022年9月 - 至今
ADC设计流片验证
- 负责12位100MS/s流水线ADC的架构设计与电路实现，流片后ENOB达11.2位，功耗较上一代降低18%。
- 主导PLL时钟生成模块的建模、仿真与版图协同优化，抖动指标从1.8ps降至1.1ps，支撑产品通过客户认证。
- 参与28nm工艺芯片两次流片与量产导入，配合测试团队完成良率分析，量产良率稳定在95%以上。
成都华微电子科技有限公司
成都
模拟芯片国资背景
模拟集成电路设计实习生
2020年7月 - 2022年8月
电源管理版图验证
- 参与180nm BCD工艺LDO电源管理芯片设计，完成基准电压源与误差放大器电路仿真，输出精度达±1.5%。
- 协助完成版图DRC/LVS验证与后仿真，定位并修复3处寄生耦合问题，缩短项目验证周期约2周。
项目经验
16位低功耗Sigma-Delta ADC设计
2024年3月 - 2024年5月
核心设计工程师
- 负责调制器架构选型与开关电容积分器设计，采用斩波稳零技术将失调电压降至20μV以内。
- 完成整体电路仿真与后仿验证，有效位数达15.6位，功耗仅8mW，满足工业测量客户指标要求。
多相时钟发生器（PLL+DLL）设计
2022年12月 - 2023年2月
模块负责人
- 设计电荷泵与环路滤波器参数，完成环路稳定性与相位噪声仿真，锁定时间小于5μs。
- 与版图工程师协同优化电源地隔离方案，抑制衬底噪声干扰，实测相位噪声改善约4dB。
研究经历
高速SAR ADC低功耗比较器研究/研究助理
西安
微电子学院
2020年1月 - 2020年6月
- 提出一种动态锁存比较器结构，将失调电压降低约35%，相关成果发表于国内核心期刊。
- 基于40nm CMOS工艺完成流片验证，比较器功耗较传统结构降低约28%。
其他信息
到岗时间:
在职，确认录用后一个月内到岗，可接受短期出差。
语言与技能:
CET-6，可熟练阅读英文数据手册与IEEE论文；普通话二级甲等。
证书与认证
集成电路工程技术人员（中级） - 工业和信息化部
2023年9月
证明集成电路设计与工程实践能力。
Cadence 模拟集成电路设计认证 - Cadence
2022年6月
证明Virtuoso与Spectre全流程设计能力。
更多集成电路IC设计简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。