芯片设计项目经理简历范文全文
自我评价
8年数字芯片设计及项目管理经验，主导5个28nm/14nm SoC项目从规格定义到量产交付，熟悉全流程节点与流片风险管控。擅长跨部门资源协调与项目计划落地，累计推动3款芯片按期量产，平均缩短项目周期15%。持有PMP认证，具备扎实的Verilog/SystemVerilog与低功耗设计背景。
工作经历
上海芯源微电子有限公司
集成电路设计车规芯片
上海
芯片设计项目经理
项目管理SoC全流程
2022年9月 - 至今
- 统筹14nm车规级MCU项目全流程，协调设计、验证、后端及封测团队60余人，按期完成两次流片并导入量产。
- 建立项目里程碑与风险跟踪机制，识别并闭环关键风险32项，使项目整体周期缩短约15%。
- 主导与晶圆厂及封测厂对接，推动良率从88%提升至95%，单颗成本下降约12%。
苏州华芯集成电路设计有限公司
集成电路设计SoC芯片
苏州
数字IC设计工程师/项目主管
数字前端设计低功耗设计
2020年7月 - 2022年8月
- 负责28nm SoC低功耗模块RTL设计与集成，完成时钟门控与电源域划分，动态功耗降低约20%。
- 作为项目主管带领8人小组完成验证与后端收敛，项目一次流片成功，提前2周交付。
- 搭建项目周报与问题跟踪流程，跨部门问题平均响应时间由3天缩短至1天。
项目经验
14nm车规级MCU芯片量产项目 - 项目经理
2024年3月 - 2024年5月
- 制定WBS与关键路径计划，管控设计、验证、物理实现及封测各阶段交付，项目按期通过AEC-Q100认证。
- 组织每周跨部门评审与风险复盘，累计关闭高优先级问题45项，流片节点零延期。
28nm低功耗物联网SoC项目 - 项目主管
2022年12月 - 2023年2月
- 主导电源域划分与低功耗方案落地，芯片待机功耗较上一代降低35%。
- 协调验证与后端团队完成时序收敛，一次流片成功，量产爬坡周期缩短3周。
工作成果
按期量产交付
累计推动3款芯片从立项到量产，全部按计划节点交付，无重大流片事故。
流程效率提升
建立标准化项目管理模板与风险清单，团队项目复盘效率提升约30%。
团队协作认可
连续两年获公司年度优秀项目团队奖，个人获年度优秀员工称号。
专业技能
芯片项目管理（WBS/里程碑/风险管控）
SoC全流程与流片管理
跨部门协调与资源调度
Verilog/SystemVerilog
低功耗设计与电源管理
项目管理工具（Jira/MS Project）
教育背景
东南大学
985211双一流
南京
微电子学与固体电子学 硕士
2019年8月 - 2021年5月
研究方向：数字集成电路设计；核心课程：SoC设计方法学、低功耗VLSI设计。
西安电子科技大学
211双一流
西安
微电子学 本科
2016年8月 - 2020年5月
主修数字电路、半导体物理与集成电路设计基础。
证书与认证
项目管理专业人士（PMP） - 美国项目管理协会（PMI）
2020年9月
系统掌握项目范围、进度、风险与干系人管理方法。
系统集成项目管理工程师（软考中级） - 工业和信息化部
2019年5月
具备国内认可的项目管理职业资格。
荣誉奖项
公司年度优秀员工
中国研究生电子设计竞赛二等奖
其他信息
到岗时间:
在职，确认录用后一个月内到岗。
出差意愿:
可接受短期出差及与晶圆厂、封测厂现场对接。
语言能力:
CET-6，可阅读英文技术文档并进行英文技术沟通。
更多集成电路IC设计简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。