低功耗集成电路设计工程师简历范文

• 负责22nm SoC电源管理子系统RTL设计与UPF编写，完成多电压域划分，芯片待机功耗降低约35%。
• 主导时钟门控与DVFS策略优化，动态功耗下降约22%，并通过低功耗签核验证。
• 参与两次流片回片调试，定位并修复电源域隔离问题，量产良率提升至98%。

• 承担28nm MCU低功耗模块RTL设计，完成门控时钟与电源开关方案，休眠电流降低约40%。
• 配合验证团队完成低功耗仿真与UPF检查，覆盖率提升至95%以上，按期交付流片。

• 设计多电压域电源管理单元，实现动态电压频率调节，典型场景功耗降低约28%。
• 完成UPF低功耗意图编写与CLP检查，消除全部隔离与保持违例，一次流片成功。

• 实现深度休眠模式电源门控与状态保持电路，待机电流由8μA降至4.5μA。
• 优化门控时钟结构，减少无效翻转，动态功耗下降约18%。

研究方向：低功耗数字集成电路设计；主修数字IC设计、半导体器件物理。

相关课程：数字电路、模拟电路、Verilog HDL设计。