芯片设计架构师简历范文全文
自我评价
9年数字芯片设计与架构经验，主导多款28nm/14nm SoC从架构定义到量产落地，熟悉低功耗与高性能设计权衡。精通ARM/RISC-V处理器子系统、总线互联与存储层次架构，具备跨部门协同与客户需求转化能力。曾主导AI加速SoC架构方案，量产后功耗降低25%、面积缩减18%。
工作经历
上海芯驰半导体有限公司
车规芯片Fabless
上海
芯片设计架构师
SoC架构低功耗设计
2022年9月 - 至今
- 主导14nm车规级SoC整体架构定义，完成CPU/GPU/NPU子系统划分与总线互联方案，一次流片成功。
- 牵头低功耗架构优化，引入多电压域与动态调频策略，整芯片典型功耗降低25%。
- 组织架构评审与需求拆解，协同前端、后端、验证团队共40余人，项目按期交付率提升至95%。
联芯科技有限公司
通信芯片国资背景
上海
数字IC设计工程师
RTL设计存储子系统
2020年7月 - 2022年8月
- 负责28nm基带芯片存储子系统RTL设计与集成，完成DDR控制器与多级缓存架构实现。
- 优化总线仲裁与数据通路，关键路径时序余量提升15%，支撑芯片主频达标。
- 参与芯片bring-up与硅后调试，定位并解决3类存储访问异常问题，缩短量产周期约2个月。
项目经验
AI推理加速SoC架构设计 - 架构负责人
2024年3月 - 2024年5月
- 定义NPU与CPU异构计算架构及数据流方案，推理能效比提升约2.3倍。
- 设计多级存储与片上网络拓扑，带宽利用率提升30%，面积缩减18%。
- 输出架构规格书与接口协议，支撑验证与后端团队按期完成流片。
车规级功能安全子系统设计 - 架构与设计负责人
2022年12月 - 2023年2月
- 设计满足ISO 26262 ASIL-B的冗余监控与安全岛架构，通过第三方功能安全评估。
- 完成安全机制覆盖率分析，故障检测覆盖率提升至98%以上。
教育背景
东南大学
985211
南京
微电子学与固体电子学 硕士
2019年8月 - 2021年5月
研究方向：数字集成电路设计与低功耗架构；核心课程：SoC设计方法学、计算机体系结构。
西安电子科技大学
211双一流
西安
集成电路设计与集成系统 本科
2016年8月 - 2020年5月
主修数字电路、Verilog HDL与半导体器件物理。
专业技能
SoC架构设计
低功耗架构与电源管理
ARM/RISC-V处理器子系统
总线互联与存储层次（AXI/CHI/DDR）
Verilog/SystemVerilog RTL设计
性能建模与架构仿真
车规功能安全（ISO 26262）
综合/时序分析与后端协同
跨团队技术方案评审与落地
工作成果
车规SoC一次流片成功
主导架构定义并推动跨团队协同，首版芯片一次流片成功并进入量产。
能效比显著提升
通过异构架构与存储优化，AI推理能效比提升约2.3倍。
功能安全认证通过
安全岛架构通过ISO 26262 ASIL-B第三方评估。
证书与认证
集成电路设计工程师（中级） - 工业和信息化部
2019年11月
证明集成电路设计与工程实践能力。
ISO 26262功能安全工程师认证 - TÜV南德
2022年8月
证明车规功能安全开发与评估能力。
荣誉奖项
公司年度技术创新奖
东南大学优秀硕士毕业生
其他信息
到岗时间:
在职，确认录用后一个月内到岗。
出差与外派:
可接受短期出差及项目驻场支持。
更多集成电路IC设计简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。