射频集成电路设计工程师简历范文全文
教育背景
西安电子科技大学
211双一流
微电子学与固体电子学 硕士
西安2016年9月 - 2019年6月
研究方向：射频集成电路设计；核心课程：模拟集成电路设计、射频电路、半导体器件物理。
电子科技大学
985211双一流
电子科学与技术 本科
成都2012年9月 - 2016年6月
核心课程：电路分析、模拟电子技术、电磁场与微波技术。
专业技能
Cadence Virtuoso / SpectreRF
ADS / AWR 射频仿真
CMOS/SiGe 射频电路设计
阻抗匹配与噪声优化
版图设计与DRC/LVS
矢量网络分析仪与频谱仪测试
荣誉奖项
中国研究生电子设计竞赛 全国二等奖
校级优秀毕业生
自我评价
5年射频集成电路设计经验，专注CMOS/SiGe工艺下的LNA、PA与混频器设计，熟悉Cadence Virtuoso与ADS全流程仿真。主导2款射频前端芯片从规格定义到流片验证，量产良率达95%以上。具备扎实的阻抗匹配与噪声优化能力，能独立完成版图与测试调试。
工作经历
上海芯锐微电子有限公司
上海
集成电路设计Fabless
射频集成电路设计工程师
2021年7月 - 至今
LNA设计射频前端
- 负责5G Sub-6GHz射频前端LNA与开关设计，噪声系数优化至1.2dB，满足客户规格。
- 主导一款Wi-Fi 6E FEM芯片流片，一次流片成功，量产良率提升至96%。
- 建立射频模块仿真与测试对标流程，将设计迭代周期缩短约30%。
西安华芯半导体科技有限公司
西安
射频芯片国产替代
模拟/射频设计工程师
2019年7月 - 2021年6月
SiGe工艺混频器设计
- 参与SiGe工艺下混频器与VCO设计，完成版图与后仿真，相位噪声指标达标。
- 配合测试团队完成芯片调试，推动2个项目按期交付客户验证。
项目经验
2.4GHz低噪声放大器芯片设计
2022年3月 - 2023年8月
设计负责人
- 采用0.13μm SiGe工艺设计2.4GHz LNA，噪声系数1.1dB，增益18dB。
- 完成版图优化与EM仿真，流片测试结果与仿真偏差控制在5%以内。
5G Sub-6GHz功率放大器模块
2021年8月 - 2022年1月
核心设计工程师
- 负责5G n78频段PA偏置电路与匹配网络设计，输出功率达28dBm。
- 通过负载牵引优化效率，功率附加效率提升至42%。
研究经历
毫米波CMOS LNA噪声优化研究/研究助理
西安
微电子学院
2017年9月 - 2019年6月
- 研究毫米波频段CMOS低噪声放大器噪声匹配方法，发表核心期刊论文1篇。
- 搭建片上电感建模与优化流程，提升仿真精度。
工作成果
芯片一次流片成功
主导Wi-Fi 6E FEM芯片一次流片成功，量产良率达96%。
提升设计效率
建立仿真与测试对标流程，设计迭代周期缩短约30%。
证书与认证
集成电路设计工程师（中级） - 工业和信息化部
2020年12月
证明集成电路设计与工艺综合能力。
大学英语六级（CET-6） - 教育部考试中心
2018年6月
证明英语读写与技术文献能力。
更多集成电路IC设计简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。