FPGA嵌入式开发工程师简历范文全文
熊帅帅
展现专业实力，创造职场价值。FPGA嵌入式开发工程师
教育背景
华中科技大学
985211
电子信息工程 本科
武汉2017年9月 - 2021年6月
主修数字电路、FPGA设计与嵌入式系统，GPA 3.6/4.0。
专业技能
Verilog HDL
Vivado/Quartus
Zynq平台开发
时序约束与仿真验证
嵌入式C
Python脚本
荣誉奖项
国家励志奖学金
电子设计竞赛省一等奖
项目经验
高速数据采集系统设计
FPGA开发负责人
2023年8月 - 2024年6月
- 基于Xilinx Artix-7设计高速ADC采集与DDR3缓存架构，完成时序约束与跨时钟域处理，采集吞吐量达1.6Gbps。
- 编写Verilog测试平台并开展覆盖率驱动验证，功能覆盖率提升至95%，项目提前两周完成验收。
Zynq图像处理平台开发
核心开发工程师
2024年9月 - 2025年5月
- 在Zynq-7000平台实现图像采集与边缘检测流水线，优化流水线并行度，单帧处理时间由60ms降至32ms。
- 完成嵌入式Linux驱动与上位机通信协议开发，联调问题闭环率100%，系统稳定运行超6个月。
课外活动
大学生电子创新协会
电子创新实验室/技术负责人
武汉2019年9月 - 2021年5月
- 组织FPGA兴趣小组开展技术分享，带领5人团队完成校赛作品并获校级奖项。
志愿服务经历
电子科技科普志愿者
深圳市科技志愿服务队
深圳2024年3月 - 至今
- 为社区青少年开展电子科普与FPGA入门讲座，累计服务6场、覆盖200余人次。
自我评价
4年FPGA与嵌入式开发经验，主导过高速数据采集、图像处理和工业控制类项目，熟悉Xilinx 7系列及Zynq平台全流程开发。精通Verilog HDL、Vivado、时序约束与仿真验证，具备扎实的数字电路与C语言嵌入式驱动能力。曾将采集系统采样率提升40%，产品一次流片成功率100%。
工作经历
深圳市赛为智能科技有限公司
深圳
工业电子国家高新技术企业
FPGA开发工程师
2023年4月 - 至今
Verilog HDLZynq
- 负责FPGA数据采集与处理模块设计，完成Verilog编码与Vivado时序收敛，将采集系统采样率提升40%，误码率降至1e-12以下。
- 主导Zynq平台软硬件协同开发，编写C语言驱动与DMA数据传输，使图像处理链路延迟由80ms降至45ms，满足工业相机实时性要求。
- 参与产品量产导入，定位并解决上电时序与EMC问题，产品一次流片成功率100%，批量交付良率提升至98%。
深圳市汇顶科技股份有限公司
深圳
半导体芯片上市公司
嵌入式开发工程师
2021年7月 - 2023年3月
FPGA原型验证嵌入式C
- 承担FPGA原型验证平台搭建，完成RTL级仿真与板级调试，将模块验证周期缩短30%，支撑芯片前端验证按期交付。
- 负责SPI、I2C等外设驱动开发与嵌入式软件联调，修复通信稳定性缺陷15项，接口通信成功率提升至99.9%。
证书与认证
Xilinx认证FPGA工程师（XCA） - Xilinx
2022年9月
证明FPGA设计、时序分析与验证能力。
嵌入式系统工程师（软考中级） - 工业和信息化部
2021年11月
证明嵌入式系统设计与开发能力。
其他信息
到岗时间:
离职后两周内可到岗。
出差意愿:
可接受短期出差与客户现场调试。
更多FPGA开发简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。