FPGA高级开发工程师简历范文全文
自我评价
7年FPGA开发经验，专注高速通信与图像处理方向，主导过多款Xilinx UltraScale+平台项目从方案设计到量产的全流程。精通Verilog/SystemVerilog、时序约束与高速接口调试，能将算法高效映射到硬件实现。累计交付5个量产项目，单板资源与时序收敛效率提升30%以上。
工作经历
深圳某某通信技术有限公司
深圳
通信设备高新技术企业
FPGA高级开发工程师
2022年9月 - 至今
FPGA架构设计高速接口
- 主导Xilinx UltraScale+平台高速数据采集板卡FPGA架构设计，实现单通道10Gbps稳定传输，误码率低于1E-12。
- 负责PCIe Gen3与DDR4接口时序约束与收敛，将综合布线迭代周期由2天缩短至半天。
- 带领3人小组完成图像处理算法硬件化，处理延迟降低45%，支撑产品按期量产交付。
广州某某电子科技有限公司
广州
安防电子专精特新
FPGA开发工程师
2020年7月 - 2022年8月
图像处理功能验证
- 完成图像采集与预处理模块FPGA逻辑开发，支持4路1080P实时处理，帧率稳定60fps。
- 搭建基于UVM的模块级验证环境，覆盖率提升至95%，缩短项目验证周期约30%。
- 参与板级联调与EMC整改，协助硬件团队解决高速信号完整性问题。
项目经验
10Gbps高速数据采集与传输系统
2024年3月 - 2024年5月
FPGA技术负责人
- 设计多通道Aurora与PCIe DMA传输链路，实现10Gbps持续吞吐，CPU占用降低60%。
- 引入异步FIFO与跨时钟域处理方案，系统长时间运行零丢包，通过72小时稳定性测试。
实时图像增强算法FPGA加速
2022年12月 - 2023年2月
核心开发工程师
- 将去噪与锐化算法映射至流水线硬件结构，单帧处理耗时由15ms降至4ms。
- 优化片上BRAM与DSP资源分配，逻辑资源占用降低22%，满足低成本型号量产要求。
工作成果
量产项目交付
主导5个FPGA项目从设计到量产交付，累计出货超8万套，客户投诉率为零。
开发效率提升
自研时序约束与脚本化验证流程，团队整体开发效率提升约35%。
技术专利
作为第一发明人获授权发明专利2项，均应用于公司主力产品线。
其他信息
到岗时间:
在职，确认录用后一个月内到岗，可接受短期出差。
语言能力:
CET-6，可流畅阅读英文芯片手册与技术文档。
职业资格:
计算机技术与软件专业技术资格（嵌入式系统设计师，中级）。
证书与认证
嵌入式系统设计师（软考中级） - 工业和信息化部
2019年11月
证明嵌入式系统设计与开发能力。
Xilinx认证FPGA设计工程师 - AMD Xilinx
2021年6月
证明Xilinx平台FPGA设计与调试能力。
教育背景
电子科技大学
985双一流
微电子学与固体电子学 硕士
成都2019年8月 - 2021年5月
研究方向：数字集成电路设计；核心课程：数字信号处理、FPGA系统设计、高速电路设计。
西安电子科技大学
211双一流
电子信息工程 本科
西安2016年8月 - 2020年5月
核心课程：数字电路、信号与系统、通信原理，获校级优秀毕业生。
专业技能
Verilog/SystemVerilog
Xilinx Vivado/ISE
时序约束与收敛
高速接口（PCIe/DDR/Aurora）
MATLAB/Simulink建模
Python脚本与自动化验证
荣誉奖项
公司年度技术创新奖
全国大学生电子设计竞赛省级一等奖
更多FPGA开发简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。