FPGA云计算开发工程师简历范文全文
自我评价
5年FPGA开发经验，专注云数据中心加速卡与SmartNIC方向，熟悉Xilinx UltraScale+平台及Vivado/Vitis工具链。主导过PCIe DMA、100G以太网卸载与AI推理加速项目，具备从RTL设计到上板调试的完整交付能力。擅长时序收敛与资源优化，累计交付3款量产加速卡。
专业技能
Verilog/SystemVerilog RTL设计
Xilinx Vivado/Vitis工具链
PCIe/DMA与AXI总线协议
100G以太网与TCP/IP卸载
时序约束与收敛优化
C/C++与Python脚本开发
工作经历
深圳市云芯加速科技有限公司
芯片设计云计算基础设施
深圳
FPGA开发工程师
FPGASmartNIC
2022年9月 - 至今
- 负责云数据中心SmartNIC加速卡FPGA逻辑开发，完成PCIe Gen4 DMA引擎设计，单卡吞吐提升至12GB/s。
- 主导100G以太网卸载模块开发，将主机CPU网络处理开销降低约60%，支撑虚拟化场景规模部署。
- 优化关键路径时序约束，使设计在250MHz下稳定收敛，量产版本资源占用降低18%。
广州智算电子技术有限公司
人工智能硬件电子制造
广州
FPGA逻辑设计工程师
RTL设计UVM验证
2020年7月 - 2022年8月
- 参与AI推理加速卡FPGA原型开发，实现卷积算子流水线，单卡推理延迟较CPU方案降低约45%。
- 搭建基于UVM的模块级验证环境，覆盖率达92%，将回归测试周期从3天缩短至8小时。
项目经验
云原生FPGA加速卡PCIe DMA子系统 - FPGA开发负责人
2024年3月 - 2024年5月
- 设计多通道PCIe Gen4 DMA控制器，支持Scatter-Gather传输，实测带宽达12GB/s，满足云主机热迁移需求。
- 完成与Linux驱动及DPDK的联调，端到端小包转发性能提升2.3倍，已在客户集群批量部署。
100G智能网卡网络卸载模块 - 核心开发工程师
2022年12月 - 2023年2月
- 实现Checksum/TSO/RSS等卸载功能，主机CPU占用率由35%降至14%。
- 通过流水线重构与跨时钟域优化，模块工作在322MHz，资源占用减少约20%。
教育背景
华南理工大学
985双一流
广州
微电子科学与工程 本科
2016年8月 - 2020年5月
主修数字电路设计、计算机组成原理、Verilog HDL；GPA 3.6/4.0，专业前15%。
证书与认证
Xilinx Certified FPGA Design Engineer - AMD Xilinx
2023年5月
证明FPGA设计流程与时序收敛能力。
系统集成项目管理工程师（软考中级） - 工业和信息化部
2021年11月
证明项目管理与系统集成能力。
工作成果
量产加速卡交付
累计主导3款云数据中心FPGA加速卡从设计到量产，客户规模部署超5000片。
性能显著提升
网络卸载方案使主机CPU占用率下降21个百分点，获公司年度技术创新奖。
专利与认可
作为第一发明人申请FPGA DMA调度相关发明专利1项，已进入实审阶段。
其他信息
到岗时间:
在职，确认录用后一个月内到岗。
出差意愿:
可接受短期出差与客户现场联调支持。
技术作品:
GitHub维护FPGA PCIe DMA开源学习工程，累计Star 300+。
更多FPGA开发简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。