FPGA逻辑开发工程师简历范文全文
熊帅帅
FPGA逻辑开发工程师
展现专业实力，创造职场价值。
自我评价
4年FPGA逻辑开发经验，专注高速接口与信号处理方向，熟练使用Verilog/VHDL及Xilinx、Altera开发工具链。主导过多通道高速采集与实时处理项目，完成时序收敛与资源优化，量产交付稳定。具备从需求分析、RTL设计、仿真验证到时序调试的全流程能力。
专业技能
Verilog/VHDL
Xilinx Vivado
时序约束与收敛
工作经历
上海精测电子科技有限公司
电子测量仪器高新技术企业
上海
FPGA逻辑开发工程师
Verilog高速接口
2022年9月 - 至今
- 负责高速数据采集板卡FPGA逻辑设计，完成DDR3接口与PCIe Gen2通信模块，实现800MB/s稳定传输。
- 优化多通道并行处理架构，资源占用降低18%，单板功耗下降约12%。
- 主导时序约束与收敛，解决跨时钟域问题，产品一次流片成功并批量交付。
苏州汇川技术股份有限公司
工业自动化上市公司
苏州
FPGA开发工程师
Altera电机控制
2021年7月 - 2022年8月
- 参与伺服驱动器FPGA控制逻辑开发，实现编码器信号解码与电流环实时控制，控制周期缩短至2μs。
- 完成逻辑模块仿真验证与板级调试，缺陷率较上一版本下降30%。
项目经验
高速多通道数据采集系统 - FPGA逻辑负责人
2022年10月 - 2023年6月
- 设计多通道同步采集FPGA逻辑，采样率提升至200MSPS，通道间同步误差小于1ns。
- 完成PCIe DMA传输与上位机联调，实测吞吐量达780MB/s，满足实时处理需求。
伺服驱动器编码器接口逻辑开发 - FPGA开发工程师
2021年8月 - 2022年6月
- 实现编码器协议解码与位置环控制逻辑，位置反馈延迟降低至500ns以内。
- 通过ModelSim仿真与板级测试，完成量产版本验证，支持3款伺服驱动器型号。
教育背景
南京理工大学
211双一流
南京
电子科学与技术 本科
2017年9月 - 2021年6月
主修课程：数字电路设计、FPGA原理与应用、信号与系统；毕业设计获院级优秀。
证书与认证
Xilinx Certified FPGA Design Engineer - Xilinx
2023年5月
证明FPGA设计与Vivado工具链应用能力。
FPGA开发工程师（中级） - 工业和信息化部
2022年11月
证明数字电路与FPGA逻辑设计专业水平。
荣誉奖项
校级一等奖学金
电子设计竞赛省级二等奖
更多FPGA开发简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。