数字后端实现工程师简历范文全文
自我评价
4年数字后端实现经验，聚焦7nm/16nm先进工艺芯片从RTL到GDSII的物理实现。熟练使用Innovus与ICC2完成布局布线、时序收敛及功耗优化，主导多款芯片signoff一次性通过。具备低功耗设计与ECO修复实战能力，可独立承担模块级到顶层交付。
工作经历
上海芯启微电子有限公司
集成电路设计先进工艺
上海
数字后端实现工程师
Innovus时序收敛
2022年7月 - 至今
- 负责7nm SoC核心模块物理实现，完成布线与时序收敛，signoff一次性通过。
- 优化时钟树与电源网络，模块功耗降低12%，面积缩减8%。
- 主导ECO修复与DRC清理，将迭代周期从5天压缩至3天。
上海华力集成电路制造有限公司
晶圆制造工艺协同
上海
后端实现工程师
ICC2低功耗设计
2020年7月 - 2022年6月
- 参与16nm芯片模块级布局布线，完成时序修复与功耗分析，良率提升5%。
- 编写自动化脚本提升流程效率，回归验证时间缩短20%。
项目经验
7nm AI加速芯片物理实现 - 后端实现负责人
2023年3月 - 2024年12月
- 负责7nm AI加速芯片核心模块物理实现，完成时序收敛与功耗优化，达成PPA目标。
- 优化时钟树综合方案，skew降低15%，signoff一次性通过。
- 主导低功耗设计流程，动态功耗降低10%。
16nm通信芯片后端设计 - 后端实现工程师
2021年1月 - 2022年5月
- 完成16nm通信芯片模块级布局布线，修复时序违例，交付周期缩短20%。
- 编写Tcl自动化脚本，提升流程效率30%。
教育背景
上海大学
211双一流
上海
微电子科学与工程 本科
2016年9月 - 2020年6月
主修课程：数字集成电路设计、半导体物理、EDA技术；GPA 3.6/4.0。
专业技能
Innovus
ICC2
时序收敛
低功耗设计
Tcl脚本
物理验证（DRC/LVS）
证书与认证
集成电路设计工程师（中级） - 工业和信息化部
2023年6月
证明数字集成电路后端设计能力。
数字后端设计认证 - 中国半导体行业协会
2022年12月
证明芯片物理实现与验证能力。
工作成果
7nm芯片成功流片
主导7nm芯片模块后端实现，signoff一次性通过，缩短上市周期2周。
功耗与面积优化
通过时钟树与电源网络优化，模块功耗降低12%，面积缩减8%。
流程自动化提效
编写Tcl自动化脚本，回归验证时间缩短20%，团队效率显著提升。
更多数字后端工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。