数字后端功耗分析工程师简历范文全文
自我评价
5年数字后端低功耗设计经验，熟悉7nm/12nm工艺全流程，主导多款SoC芯片功耗分析与优化。精通UPF低功耗验证、动态/静态功耗分析及电源网络设计，累计降低芯片功耗15%以上。具备跨部门协作与问题闭环能力，能独立承担功耗签核工作。
工作经历
上海芯源微电子有限公司
集成电路设计Fabless
上海
数字后端功耗分析工程师
低功耗设计功耗签核
2022年9月 - 至今
- 负责7nm SoC芯片全流程功耗分析，完成动态/静态功耗签核，芯片整体功耗降低18%。
- 搭建基于UPF的低功耗验证流程，覆盖5个电源域，提前发现并修复30余处功耗违例。
- 主导电源网络IR-Drop优化，峰值压降从8%降至4.5%，保障芯片一次流片成功。
苏州华芯集成电路有限公司
芯片设计半导体
苏州
数字后端设计工程师
后端实现功耗分析
2020年7月 - 2022年8月
- 参与12nm芯片后端实现，完成功耗分析与优化，模块功耗降低12%。
- 使用PrimePower/RedHawk完成功耗与电源完整性分析，输出分析报告20余份。
- 配合前端团队优化时钟树与电源域划分，动态功耗降低约10%。
项目经验
7nm AI加速芯片低功耗设计 - 功耗分析负责人
2024年3月 - 2024年5月
- 主导全芯片功耗预算分配与签核，峰值功耗控制在设计规格内，功耗降低18%。
- 建立功耗分析自动化脚本流程，分析周期由2周缩短至3天，效率提升约75%。
- 完成多场景功耗仿真与电源网络优化，保障芯片一次流片成功。
12nm通信SoC电源完整性优化 - 核心成员
2022年12月 - 2023年2月
- 负责电源网络建模与IR-Drop分析，峰值压降由8%优化至4.5%。
- 输出电源完整性分析报告并推动版图迭代，EM违例清零。
专业技能
低功耗设计与UPF
PrimePower/RedHawk功耗分析
电源网络与IR-Drop分析
Tcl/Python自动化脚本
Innovus后端实现
静态时序分析(STA)
教育背景
东南大学
985211
南京
集成电路工程 硕士
2019年8月 - 2021年5月
研究方向：低功耗数字集成电路设计；主修数字后端设计、低功耗VLSI设计等课程。
南京邮电大学
双一流
南京
微电子科学与工程 本科
2016年8月 - 2020年5月
主修半导体物理、数字电路、集成电路设计等课程。
证书与认证
集成电路工程技术人员（中级） - 工业和信息化部
2021年11月
证明集成电路设计与工程实践能力。
CET-6 英语六级 - 教育部考试中心
2015年6月
具备英文技术文档阅读与沟通能力。
荣誉奖项
校优秀毕业生
公司年度技术攻关奖
其他信息
到岗时间:
在职，一个月内可到岗。
出差意愿:
可接受短期出差与项目驻场。
更多数字后端工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。