• 负责AIoT SoC中CPU子系统与总线互联的UVM验证，搭建可复用验证平台，覆盖率收敛至100%，助力芯片一次流片成功。
• 制定验证计划并主导回归测试，通过Python脚本将回归时间缩短40%，累计发现并推动修复150+个RTL缺陷。
• 参与低功耗验证，完成UPF场景20+项检查，确保电源管理模块符合设计规格并通过门级仿真。

• 承担MCU芯片外设模块（UART/SPI/I2C）验证，编写测试用例300+条，功能覆盖率达成100%，按时完成交付。
• 搭建基于UVM的模块级验证环境，引入覆盖率驱动方法，将验证周期由6周压缩至4周。
• 协助前端团队定位跨时钟域问题，输出验证报告并参与评审，有效降低流片风险。

• 主导CPU子系统及总线互联验证，制定验证策略与计划，搭建UVM环境，实现代码覆盖率98%、功能覆盖率100%。
• 集成断言与形式验证，提前发现10+个边界场景缺陷，缩短验证收敛周期约30%。
• 输出验证报告与覆盖率分析，支撑芯片一次流片成功并顺利量产。

• 负责UART/SPI/I2C等外设IP的模块级验证，编写定向与随机测试用例，覆盖全部功能点。
• 使用覆盖率驱动方法，将功能覆盖率从85%提升至100%，回归测试全部通过。
• 协助定位并修复跨时钟域同步问题，提升IP复用可靠性。

研究方向：数字芯片验证与可测性设计；核心课程：数字集成电路设计、验证方法学、SoC设计。

主修课程：模拟电子技术、数字电路、Verilog HDL；获校一等奖学金两次。