PCB Layout工程师简历范文全文
自我评价
具备5年PCB Layout经验，熟悉消费电子与工控类产品的多层板设计，独立完成4至12层高速板布线。熟练使用Allegro与PADS，掌握DDR、USB、以太网等高速信号完整性与EMC设计要点。主导项目平均缩短Layout周期20%，一次投板通过率保持在95%以上。
工作经历
深圳
深圳市锐联电子科技有限公司
消费电子ODM
PCB Layout工程师
Allegro高速信号
2022年3月 - 至今
- 负责智能音箱与路由器主板Layout，独立完成6至8层板布线，单板平均布线周期由12天缩短至9天。
- 主导DDR3与千兆以太网高速信号优化，通过阻抗控制与等长匹配，将信号反射问题降低约30%。
- 配合硬件与结构团队完成EMC整改，助力产品一次性通过3C认证，量产直通率提升至98%。
东莞
东莞华芯光电股份有限公司
工控设备上市公司
PCB设计工程师
PADS电源完整性
2020年7月 - 2022年2月
- 承担工控主板与电源板Layout，完成4至6层板设计，累计交付30余款机型，按期交付率100%。
- 优化电源完整性与散热布局，将关键器件温升降低8℃，减少返工改板2次，节约成本约5万元。
项目经验
2024年1月 - 2024年6月
12层高速通信主板Layout项目 - PCB Layout负责人
- 负责12层高速通信板整体Layout，完成DDR4与PCIe信号布线，等长误差控制在5mil以内。
- 通过叠层与阻抗优化，使单板一次投板通过，缩短调试周期约15天。
2022年10月 - 2023年5月
车载中控主板Layout优化 - PCB Layout工程师
- 完成车载中控6层板Layout与EMC预设计，关键信号包地处理，辐射测试余量提升3dB。
- 协同结构工程师优化板框与连接器布局，装配干涉问题清零，样机一次通过评审。
教育背景
广州
广东工业大学
一本省属重点
电子信息工程 本科
2016年9月 - 2020年6月
主修课程：电路分析、模拟电子技术、数字电路、信号与系统。
专业技能
Cadence Allegro
PADS
高速信号完整性
EMC/EMI设计
叠层与阻抗设计
CAM350与Gerber检查
证书与认证
Cadence Allegro认证工程师 - Cadence
2023年6月
证明高速电路设计与信号完整性分析能力。
电子技术工程师（中级） - 工业和信息化部
2021年12月
证明电子电路设计与调试能力。
其他信息
到岗时间:
可接受短期出差，一周内到岗。
语言与证书:
普通话二级甲等，具备CET-4证书。
更多PCB工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。