高速PCB设计工程师简历范文

• 负责100G交换机主控板Layout，完成22层高多层板设计，一次投板成功率达95%。
• 通过叠层与过孔优化将25G链路插损降低约15%，助力产品提前两周量产。
• 制定部门高速设计规范与检查清单，新人培训覆盖8人，设计返工减少30%。

• 承担服务器主板及背板Layout，独立完成16层板设计，累计交付项目20余个。
• 与硬件团队协同完成DDR4与PCIe Gen3走线优化，信号裕量全部满足规范。
• 推动与板厂工艺对接，优化线宽线距规则，样板良率由88%提升至96%。

• 主导24层背板叠层与阻抗设计，完成100G链路全通道仿真验证。
• 优化连接器fanout与回流路径，串扰降低约20%，通过客户验收测试。
• 输出设计规范文档，支撑后续三个机型的快速复用。

• 针对DDR4与电源完整性问题完成仿真分析，定位并解决3处关键风险点。
• 调整去耦电容布局与电源平面分割，电源噪声降低约25%。
• 项目一次投板成功，节省打样与改板成本约12万元。

相关课程：信号与系统、电磁场与微波技术、高速数字设计。