FPGA开发工程师简历范文全文
教育背景
西安电子科技大学
211双一流
微电子科学与工程 本科
西安2015年9月 - 2019年6月
主修数字电路、Verilog HDL、FPGA系统设计，毕业设计为高速数据采集系统。
专业技能
Verilog HDL
Xilinx Vivado
时序约束与收敛
高速接口 SerDes
DDR3/4 控制器
ModelSim 仿真验证
荣誉奖项
国家励志奖学金
全国大学生集成电路设计大赛
志愿服务经历
FPGA技术公益讲师
西安集成电路行业协会
西安2023年3月 - 至今
- 为高校学生讲解FPGA开发入门与工程实践，累计授课8场。
课外活动
电子设计创新实验室
电子设计创新实验室/技术负责人
西安2017年9月 - 2019年6月
- 组织团队完成FPGA竞赛项目，负责架构设计与分工协调。
自我评价
5年FPGA开发经验，专注高速接口与图像处理方向，熟练使用Verilog及Xilinx、Altera开发流程。主导多路SerDes与DDR3控制器设计，具备时序收敛与板级调试能力。注重代码规范与文档沉淀，能独立完成从方案到量产的完整交付。
工作经历
西安芯联微电子有限公司
西安
集成电路专精特新
FPGA开发工程师
2022年4月 - 至今
Verilog高速接口
- 负责图像采集板FPGA逻辑设计，完成4路SerDes接口开发，链路稳定运行速率达6.25Gbps。
- 优化DDR3控制器读写调度，图像缓存带宽提升约30%，支撑产线批量交付。
- 主导时序约束与收敛工作，将关键路径违例清零，项目一次流片成功率提升。
西安华讯电子科技有限公司
西安
通信设备高新技术企业
FPGA逻辑设计工程师
2019年7月 - 2022年3月
Vivado仿真验证
- 参与通信基带板卡FPGA开发，完成数据通路与协议解析模块，支撑整机联调通过。
- 编写ModelSim仿真用例，覆盖率达90%以上，显著降低上板调试返工次数。
项目经验
高速图像采集板FPGA设计
2023年2月 - 2024年6月
FPGA开发负责人
- 负责多路高速采集与缓存架构设计，实现6.25Gbps链路稳定传输。
- 完成DDR3控制器时序优化，缓存带宽提升约30%，满足量产需求。
通信基带板卡逻辑开发
2020年5月 - 2021年12月
FPGA逻辑设计工程师
- 设计协议解析与数据通路模块，联调一次通过。
- 搭建仿真验证平台，覆盖率提升至90%以上。
工作成果
高速接口落地
完成4路SerDes接口开发，链路稳定运行速率达6.25Gbps。
带宽性能提升
优化DDR3控制器调度，图像缓存带宽提升约30%。
证书与认证
嵌入式系统设计师（软考中级） - 工业和信息化部
2023年6月
证明数字系统设计与FPGA开发能力。
Xilinx FPGA设计工程师认证 - Xilinx
2021年12月
证明Xilinx器件开发与调试能力。
其他信息
到岗时间:
可接受短期出差，一个月内到岗。
语言能力:
CET-6，可阅读英文芯片手册与技术文档。
更多FPGA工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。