FPGA算法设计工程师简历范文全文
自我评价
5年FPGA算法设计与实现经验，专注通信基带与图像处理方向，熟练使用Verilog/VHDL与Xilinx、Intel平台完成算法定点化、RTL实现与时序收敛。主导多个高速信号处理模块从MATLAB建模到上板验证的全流程，资源占用降低约20%、吞吐提升30%以上。具备扎实的数字信号处理功底与跨团队协作能力，能独立承担算法到硬件的落地工作。
工作经历
上海芯联微电子科技有限公司
集成电路专精特新
上海
FPGA算法设计工程师
Verilog基带算法
2022年9月 - 至今
- 负责5G基带信道估计算法FPGA实现，完成定点化与流水线优化，单载波吞吐提升35%。
- 主导FFT与滤波模块RTL重构，逻辑资源占用降低22%，时序收敛周期缩短约2周。
- 搭建基于UVM的模块级验证环境，覆盖率提升至95%，上板问题率下降40%。
苏州智感电子技术有限公司
图像处理高新技术企业
苏州
FPGA开发工程师
Vivado图像算法
2020年7月 - 2022年8月
- 完成图像预处理算法FPGA移植，实现1080P@60fps实时处理，延迟控制在5ms以内。
- 优化DDR带宽调度与乒乓缓存结构，系统带宽利用率提升约25%。
- 配合算法团队完成MATLAB到RTL的定点化流程，缩短联调周期约30%。
项目经验
高速ADC采集与实时滤波系统 - FPGA算法负责人
2024年3月 - 2024年5月
- 基于Xilinx Zynq平台实现多通道高速采集与CIC/FIR级联滤波，采样率达1GSPS。
- 采用流水线与并行结构优化，资源占用降低18%，满足实时性指标要求。
- 完成上板调试与指标测试，信噪比提升约6dB，通过客户验收。
通信基带信道估计模块设计 - 核心开发工程师
2022年12月 - 2023年2月
- 完成LS/MMSE信道估计算法定点化与RTL实现，误码率满足3GPP标准要求。
- 优化矩阵运算结构，关键路径延迟降低20%，顺利通过时序收敛。
专业技能
Verilog/VHDL
Xilinx Vivado
数字信号处理
MATLAB算法建模
时序约束与收敛
UVM验证
教育背景
东南大学
985211双一流
南京
微电子学与固体电子学 硕士
2017年9月 - 2020年6月
研究方向：数字信号处理与可重构计算；核心课程：数字集成电路设计、DSP算法实现。
南京理工大学
211双一流
南京
电子信息工程 本科
2013年9月 - 2017年6月
主修数字电路、信号与系统、通信原理，GPA 3.6/4.0。
证书与认证
Xilinx FPGA设计工程师认证 - Xilinx（AMD）
2021年6月
证明Xilinx平台FPGA设计与开发能力。
嵌入式系统设计师（软考中级） - 工业和信息化部
2020年11月
证明嵌入式系统设计与开发能力。
荣誉奖项
全国大学生集成电路创新创业大赛二等奖
校级优秀毕业生
更多FPGA工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。