高级 FPGA 开发工程师简历范文全文
自我评价
6年FPGA开发经验，专注高速数字信号处理与通信基带方向，精通Verilog/VHDL及Xilinx、Altera平台开发。主导多款产品FPGA架构设计与时序优化，资源利用率降低20%，量产交付稳定。具备完整从需求分析到上板调试的项目闭环能力。
专业技能
Verilog/VHDL
Xilinx Vivado
时序约束与优化
高速接口（DDR/PCIe）
数字信号处理算法
ModelSim仿真验证
工作经历
上海某通信技术有限公司
通信设备上市公司
上海
高级FPGA开发工程师
VerilogVivado
2021年4月 - 至今
- 负责5G基带FPGA架构设计，完成信道编码模块开发，吞吐量提升30%。
- 主导时序收敛优化，将关键路径延迟降低15%，保障产品按期量产。
- 搭建自动化仿真验证平台，回归测试效率提升40%。
上海某电子科技有限公司
半导体高新技术企业
上海
FPGA开发工程师
AlteraDDR3
2019年7月 - 2021年3月
- 参与高速数据采集卡FPGA开发，实现DDR3接口稳定读写，误码率低于1e-12。
- 完成PCIe Gen2 x4接口逻辑设计，配合驱动联调，传输带宽达1.6GB/s。
项目经验
高速数据采集与处理平台 - FPGA负责人
2022年3月 - 2023年12月
- 设计多通道高速ADC数据接收与预处理模块，采样率1GSPS，资源占用降低20%。
- 完成时序约束与板级调试，系统稳定运行，误码率优于指标要求。
5G基带信号处理FPGA设计 - 核心开发工程师
2021年5月 - 2022年2月
- 实现5G NR物理层下行链路模块，通过Vivado综合优化，时序收敛周期缩短25%。
- 主导上板调试与性能测试，误块率满足3GPP标准。
教育背景
上海交通大学
985211
上海
微电子学与固体电子学 硕士
2016年9月 - 2019年6月
研究方向：数字集成电路设计；主修课程：FPGA设计、数字信号处理。
东南大学
985211
南京
电子信息工程 本科
2012年9月 - 2016年6月
主修课程：数字电路、Verilog HDL。
证书与认证
Xilinx认证FPGA设计工程师 - Xilinx
2022年6月
证明Xilinx FPGA设计与开发能力。
嵌入式系统工程师（软考中级） - 工业和信息化部
2020年12月
证明嵌入式系统设计能力。
工作成果
资源利用率优化
主导FPGA架构优化，使产品资源利用率降低20%，获公司年度技术改进奖。
验证效率提升
搭建自动化验证平台，回归测试效率提升40%，缩短项目交付周期。
其他信息
到岗时间:
可接受出差，一个月内到岗。
语言能力:
英语CET-6，可阅读英文技术文档。
更多FPGA开发简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。