物联网芯片数字前端设计师简历范文全文
熊帅帅
物联网芯片数字前端设计师
教育背景
电子科技大学
985双一流
微电子学与固体电子学 硕士
成都2019年8月 - 2021年5月
研究方向：低功耗数字集成电路设计；主修数字IC设计、SoC架构、Verilog HDL。
西安电子科技大学
211双一流
集成电路设计与集成系统 本科
西安2016年8月 - 2020年5月
主修模拟电子技术、数字电路、半导体物理，GPA 3.6/4.0。
专业技能
Verilog/SystemVerilog
低功耗设计（UPF）
综合与时序收敛（DC/PT）
AMBA总线架构
SpyGlass Lint/CDC
Python/Tcl脚本
荣誉奖项
校优秀毕业生
全国大学生集成电路创新创业大赛二等奖
志愿服务经历
集成电路科普志愿者
上海市科协集成电路专委会
上海2023年1月 - 至今
- 参与中小学芯片科普讲座6场，累计覆盖学生300余人次。
课外活动
研究生IC设计实验室
低功耗数字电路组/项目组长
成都2018年8月 - 2020年5月
- 带领4人小组完成低功耗MCU子系统设计，按期交付流片。
自我评价
5年物联网SoC数字前端设计经验，主导低功耗MCU与无线连接芯片的RTL设计与流片，熟悉ARM Cortex-M系列与AMBA总线架构。精通Verilog/SystemVerilog、低功耗设计与综合时序收敛，具备28nm/40nm工艺量产经验。曾主导两款芯片数字前端交付，面积与功耗均优于目标，一次流片成功。
工作经历
上海芯联集成电路有限公司
上海
物联网芯片Fabless设计
数字前端设计工程师
2022年9月 - 至今
RTL设计低功耗
- 负责低功耗蓝牙SoC数字前端RTL设计与集成，完成2款芯片一次流片成功。
- 主导UPF低功耗方案落地，芯片待机功耗较上一代降低35%。
- 搭建SpyGlass Lint/CDC检查流程，将前端问题收敛周期缩短约30%。
苏州微芯半导体有限公司
苏州
MCU芯片国产替代
数字IC设计工程师
2020年7月 - 2022年8月
SoC集成综合时序
- 承担Cortex-M0+ MCU数字模块设计与SoC集成，按期完成40nm流片。
- 负责综合与时序收敛，将关键路径时序裕量提升至0.15ns以上。
项目经验
低功耗蓝牙SoC数字前端设计
2024年3月 - 2024年5月
数字前端负责人
- 完成射频基带与MCU子系统RTL集成，面积较目标缩减8%。
- 主导低功耗验证与门控时钟优化，动态功耗降低约25%。
40nm低功耗MCU芯片
2022年12月 - 2023年2月
数字设计工程师
- 完成外设模块RTL设计与验证，覆盖率达成100%功能点。
- 配合后端完成时序收敛，芯片一次流片成功。
工作成果
两款芯片一次流片成功
主导数字前端交付的两款物联网芯片均一次流片成功，缩短上市周期约2个月。
低功耗方案落地
UPF低功耗设计使芯片待机功耗降低35%，达到客户规格要求。
前端流程标准化
建立Lint/CDC检查规范，团队前端问题收敛效率提升约30%。
证书与认证
集成电路设计工程师（中级） - 工业和信息化部
2021年11月
证明数字IC设计专业能力。
CET-6 - 教育部考试中心
2015年12月
英语六级，可阅读英文技术文档。
其他信息
到岗时间:
离职后一个月内可到岗，可接受短期出差。
作品集:
GitHub 提供RTL设计示例与脚本工具。
更多数字前端设计师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。