数字IC前端设计师简历范文全文
个人简历
展现专业实力，创造职场价值。
熊帅帅
数字IC前端设计师
自我评价
5年数字IC前端设计经验，专注SoC子系统架构与RTL设计，熟悉AMBA总线、低功耗设计与时序收敛。主导多款28nm/14nm芯片模块从规格到流片全流程，具备UVM验证与DFT协同经验。擅长跨部门协作，交付质量稳定，一次流片成功率100%。
工作经历
上海芯锐微电子有限公司
集成电路设计Fabless
上海
数字IC前端设计工程师
RTL设计SoC集成
2022年4月 - 至今
- 负责SoC中CPU子系统与总线互联RTL设计，完成AXI/AHB协议转换模块，支撑芯片一次流片成功。
- 主导低功耗方案落地，引入时钟门控与电源域划分，使模块动态功耗降低约18%。
- 协同验证与后端团队完成时序收敛，将关键路径违例从120条降至0条，按期交付。
西安华芯集成电路有限公司
芯片设计国产替代
西安
数字IC设计工程师
Verilog综合时序
2019年7月 - 2022年3月
- 承担图像处理模块RTL设计与仿真，完成功能覆盖率98%以上，缺陷收敛周期缩短约20%。
- 参与28nm项目流片，负责综合与时序分析，协助后端将面积优化约8%。
项目经验
14nm SoC DDR控制器子系统设计 - 前端设计负责人
2023年2月 - 2024年6月
- 负责DDR控制器前端RTL设计与协议适配，完成读写通路优化，带宽利用率提升约15%。
- 搭建模块级UVM验证环境，回归用例覆盖率达99%，流片前零功能缺陷逃逸。
28nm MCU低功耗子系统设计 - 核心设计工程师
2022年5月 - 2022年12月
- 完成低功耗时钟树与门控单元设计，模块静态功耗降低约12%。
- 输出设计规范与检查清单，被团队复用于后续3个项目。
教育背景
西安电子科技大学
211双一流
西安
微电子学与固体电子学 硕士
2016年9月 - 2019年6月
研究方向：数字集成电路设计与低功耗技术。
西安理工大学
省属重点电子信息特色
西安
电子科学与技术 本科
2012年9月 - 2016年6月
主修数字电路、Verilog HDL与半导体物理。
专业技能
Verilog/SystemVerilog RTL设计
AMBA（AXI/AHB/APB）总线协议
低功耗设计与UPF
综合与时序分析（DC/PT）
UVM验证方法学
脚本自动化（Python/Tcl）
证书与认证
集成电路设计工程师（中级） - 工业和信息化部
2021年6月
证明集成电路设计与工程实践能力。
大学英语六级（CET-6） - 教育部考试中心
2020年12月
证明英语技术文档阅读与沟通能力。
荣誉奖项
国家奖学金
全国集成电路设计大赛二等奖
更多数字前端设计师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。