芯片DFT验证工程师简历范文全文
教育背景
西安电子科技大学
211双一流
微电子学 硕士
西安2019年8月 - 2021年5月
研究方向：数字集成电路可测试性设计；相关课程：数字VLSI设计、可测试性设计、半导体器件物理。
合肥工业大学
211双一流
电子科学与技术 本科
合肥2016年8月 - 2020年5月
相关课程：数字电路、模拟电路、Verilog HDL设计。
专业技能
Tessent ATPG
VCS仿真
Verilog/SystemVerilog
Python/Tcl脚本
MBIST/边界扫描
覆盖率分析与收敛
荣誉奖项
西安电子科技大学校级优秀毕业生
全国大学生集成电路创新创业大赛省级二等奖
自我评价
3年芯片DFT验证经验，熟悉ATPG、MBIST、边界扫描及覆盖率收敛流程，熟练使用Tessent、VCS等工具。主导过SoC级DFT验证与测试向量生成，测试覆盖率提升至98%以上。具备扎实的数字电路基础和脚本开发能力，注重结果交付。
工作经历
上海芯启微电子有限公司
上海
Fabless芯片设计专精特新
DFT验证工程师
2022年9月 - 至今
DFT验证Tessent
- 负责SoC芯片DFT验证，完成ATPG向量生成与仿真，测试覆盖率从95%提升至99.2%。
- 搭建基于VCS的自动化验证回归环境，回归周期从14天缩短至7天，提升验证效率50%。
- 定位并解决MBIST与边界扫描验证中的时序违例问题，确保芯片一次流片成功。
南京华芯半导体有限公司
南京
集成电路设计高新技术企业
DFT验证助理工程师
2020年7月 - 2022年8月
ATPGVCS
- 参与MCU芯片DFT验证，完成扫描链插入与ATPG仿真，覆盖率从92%提升至97%。
- 编写Python脚本自动化生成测试报告，将报告整理时间从2天缩短至2小时。
项目经验
高覆盖率SoC芯片DFT验证项目
2024年3月 - 2024年5月
DFT验证负责人
- 主导SoC级ATPG验证，完成全芯片测试向量生成与仿真，覆盖率达成99.2%。
- 优化扫描链结构，将测试向量数量减少18%，降低测试成本。
- 建立DFT验证流程规范，被团队后续项目复用。
MCU芯片MBIST与边界扫描验证
2022年12月 - 2023年2月
DFT验证工程师
- 完成MBIST电路验证与故障注入测试，覆盖率达成98%。
- 执行边界扫描验证，确保JTAG接口符合IEEE 1149.1标准。
工作成果
测试覆盖率突破99%
在SoC项目中通过优化ATPG向量和扫描链设计，将覆盖率提升至99.2%。
回归效率提升50%
搭建自动化回归环境，将DFT验证回归周期从14天缩短至7天。
证书与认证
集成电路设计工程师（中级） - 中国电子学会
2023年6月
证明集成电路设计专业能力。
CET-6 - 教育部考试中心
2016年12月
具备英文技术文档阅读能力。
更多DFT工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。