ASIC DFT工程师简历范文全文
个人简历
展现专业实力，创造职场价值。
自我评价
5年ASIC DFT经验，熟悉Scan/MBIST/Boundary Scan全流程，主导过多颗28nm/14nm芯片DFT实现与量产测试。熟练使用Synopsys DFT Compiler、TetraMAX与Mentor Tessent，具备覆盖率收敛与测试成本优化能力。曾将测试覆盖率提升至98.5%，测试时间缩短20%。
工作经历
上海紫光集成电路有限公司
集成电路设计Fabless
上海
ASIC DFT工程师
DFTScan/MBIST
2022年9月 - 至今
- 负责28nm SoC芯片DFT架构设计，完成Scan/MBIST/Boundary Scan插入，覆盖率由95.2%提升至98.5%。
- 优化测试向量与压缩方案，测试时间缩短20%，单颗芯片测试成本降低约15%。
- 主导ATE量产测试调试与良率分析，协助量产导入，首批良率达96%以上。
苏州华芯微电子有限公司
芯片设计半导体
苏州
数字前端工程师（DFT方向）
ATPGTessent
2020年7月 - 2022年8月
- 参与40nm芯片DFT实现，完成Scan链插入与ATPG向量生成，覆盖率达成97%。
- 编写DFT自动化脚本，将回归流程耗时从3天缩短至1天，提升团队效率。
项目经验
14nm AI加速芯片DFT实现 - DFT负责人
2024年3月 - 2024年5月
- 主导全芯片DFT方案设计，完成Scan/MBIST/OCC插入，覆盖率98.7%达标。
- 优化测试压缩比至100倍，测试数据量减少60%，满足量产测试预算。
- 协同后端完成时序收敛，DFT相关违例清零，一次流片成功。
MCU芯片低功耗DFT方案 - DFT工程师
2022年12月 - 2023年2月
- 设计低功耗Scan与MBIST方案，支持多电源域测试，覆盖率提升至97.5%。
- 完成ATE测试程序开发与调试，测试良率稳定在95%以上。
专业技能
DFT架构设计（Scan/MBIST/Boundary Scan）
Synopsys DFT Compiler / TetraMAX
Mentor Tessent
ATPG向量生成与覆盖率收敛
Tcl/Python自动化脚本
ATE测试调试与良率分析
教育背景
东南大学
985211双一流
南京
微电子学与固体电子学 硕士
2019年8月 - 2021年5月
研究方向：数字集成电路设计与测试；主修课程：数字IC设计、可测性设计、半导体器件。
南京邮电大学
双一流
南京
电子科学与技术 本科
2016年8月 - 2020年5月
主修课程：模拟电子技术、数字电路、信号与系统；CET-6。
证书与认证
集成电路工程技术人员（中级） - 工业和信息化部
2021年11月
证明集成电路设计与测试专业能力。
Synopsys DFT认证工程师 - Synopsys
2023年5月
证明DFT工具链与流程掌握能力。
荣誉奖项
校优秀毕业生
公司年度技术创新奖
更多DFT工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。