DFT测试平台搭建工程师简历范文全文
教育背景
西安电子科技大学
211双一流
微电子科学与工程 本科
西安2015年9月 - 2019年6月
主修数字集成电路设计、半导体器件物理与集成电路测试。
专业技能
DFT测试平台搭建
Verilog/SystemVerilog
Teradyne UltraFLEX
Advantest V93000
Python自动化脚本
良率分析与失效定位
荣誉奖项
国家奖学金
年度技术创新奖
志愿服务经历
芯片测试志愿讲师
集成电路行业公益讲堂
上海2024年3月 - 至今
- 面向高校学生开展芯片测试入门培训，累计授课6场，覆盖120余人次。
课外活动
集成电路测试兴趣小组
集成电路测试兴趣小组/组长
西安2017年9月 - 2019年6月
- 组织组内ATE测试平台实操与案例分享，形成测试脚本模板库，提升团队调试效率约20%。
项目经验
28nm SoC芯片量产测试平台搭建
平台搭建负责人
2021年6月 - 2022年12月
- 负责测试平台硬件选型与软件环境搭建，完成ATE机台与探针台的联调，平台按期交付产线。
- 开发自动化测试脚本库，实现测试数据自动采集与报告生成，测试报告产出效率提升50%。
测试数据自动化分析系统
核心开发
2023年1月 - 2023年6月
- 基于JMP开发测试数据自动分析模板，实现良率异常自动预警，预警准确率达92%。
- 通过分析定位测试程序中的边界条件问题，推动修复后测试良率提升1.8%。
自我评价
5年DFT测试平台搭建与芯片测试经验，精通ATE测试流程与自动化测试脚本开发，主导完成2款SoC芯片测试平台从0到1搭建。熟悉Teradyne与Advantest平台，累计提升测试效率35%，良率分析定位问题准确率超90%。
工作经历
上海芯测微电子有限公司
上海
集成电路设计Fabless
DFT测试平台搭建工程师
2022年3月 - 至今
ATE测试测试自动化
- 负责DFT测试平台搭建与维护，主导2款SoC芯片测试程序开发，测试覆盖率提升至98%。
- 优化测试流程与自动化脚本，单芯片测试时间缩短30%，年测试成本降低约80万元。
- 牵头良率分析并定位多起批量失效，问题闭环周期由5天压缩至2天。
上海华晶半导体测试有限公司
上海
半导体测试第三方测试服务
测试工程师
2019年7月 - 2022年2月
Teradyne测试程序开发
- 参与ATE测试程序开发与调试，累计完成20余款芯片测试导入，一次通过率提升至95%。
- 编写Python自动化测试脚本，替代人工统计报表，测试数据处理效率提升约40%。
工作成果
测试平台从0到1
完成2款SoC芯片DFT测试平台从0到1搭建并稳定量产。
测试效率提升35%
通过脚本与流程优化使整体测试效率提升35%。
良率定位准确率超90%
良率异常问题定位准确率超过90%，缩短问题闭环周期。
证书与认证
集成电路测试工程师认证 - 中国半导体行业协会
2023年6月
证明集成电路测试流程与ATE平台应用能力。
软件测试工程师（软考中级） - 工业和信息化部
2021年12月
证明软件工程与测试自动化基础能力。
语言能力
英语（CET-6）可阅读英文技术文档与芯片手册
其他信息
出差意愿:
可接受出差与短期驻厂支持。
到岗时间:
离职状态，一周内可到岗。
更多DFT工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。