FPGA DFT工程师简历范文全文
熊帅帅
展现专业实力，创造职场价值。FPGA DFT工程师
教育背景
西安电子科技大学
211双一流
微电子科学与工程 本科
西安2018年9月 - 2022年6月
主修课程：数字集成电路设计、Verilog HDL、半导体物理；毕业设计聚焦扫描链插入与ATPG覆盖率优化。
西安电子科技大学
211双一流
集成电路工程 硕士（在读进修）
西安2023年9月 - 2025年6月
研究方向：面向可测性设计的低功耗扫描链优化，参与课题组FPGA原型验证平台搭建。
专业技能
可测性设计（DFT）
Scan InsertionATPGMBISTBoundary Scan覆盖率分析与提升
FPGA 与 EDA 工具
Verilog/SystemVerilogVivadoQuartusTetraMAXModus
验证与调试
UVM 验证环境时序约束与分析逻辑分析仪JTAG 调试
荣誉奖项
国家奖学金
集成电路设计竞赛二等奖
课外活动
集成电路创新协会
集成电路设计竞赛团队/技术负责人
西安2020年9月 - 2021年12月
- 组织4人团队完成FPGA原型验证，获校级竞赛一等奖。
志愿服务经历
技术分享志愿者
校内电子技术公益讲堂
西安2021年3月 - 2022年5月
- 主讲FPGA入门与DFT基础知识，累计服务学生80余人次。
项目经验
通信基带芯片DFT实现
DFT工程师
2023年2月 - 2024年4月
- 负责Scan插入与ATPG向量生成，覆盖率由91%提升至98.6%。
- 编写Tcl脚本自动化DFT DRC检查，回归时间缩短约40%。
图像处理FPGA原型可测性设计
FPGA/DFT工程师
2022年8月 - 2022年12月
- 完成MBIST方案集成与JTAG调试，定位存储器测试失效问题5处。
- 协同前端完成低功耗扫描链优化，测试功耗下降约15%。
自我评价
4年FPGA与DFT验证经验，熟悉Xilinx、Intel主流器件，掌握Scan、ATPG、MBIST全流程。主导通信基带与图像处理芯片可测性设计，测试覆盖率提升至98%以上。擅长Verilog与Tcl脚本自动化，能独立完成从RTL到测试向量交付的完整闭环。
工作经历
深圳芯联微电子有限公司
深圳
集成电路设计Fabless
FPGA DFT工程师
2023年7月 - 至今
DFTATPG
- 负责多款通信芯片Scan与ATPG流程，测试覆盖率稳定在98%以上，流片一次通过。
- 搭建Tcl自动化脚本平台，DFT回归周期由3天压缩至1.5天，交付效率提升约50%。
- 主导DFT DRC问题闭环，累计解决时序与规则违例30余项，减少后端返工。
西安华芯电子科技有限公司
西安
FPGA原型嵌入式
FPGA验证工程师
2022年7月 - 2023年6月
FPGAMBIST
- 承担FPGA原型验证与MBIST集成，完成5个模块测试向量交付。
- 优化JTAG调试流程，问题定位时间平均缩短约30%。
证书与认证
集成电路设计工程师（中级） - 工业和信息化部
2023年6月
证明数字集成电路设计与可测性设计能力。
Xilinx FPGA 设计认证工程师 - Xilinx
2022年9月
证明FPGA开发与时序分析能力。
语言能力
英语（CET-6）可无障碍阅读英文技术文档与EDA手册
其他信息
到岗时间:
可接受出差与短期驻场支持，一周内到岗。
作品说明:
具备独立搭建DFT流程脚本能力，可供面试演示。
更多DFT工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。