系统级信号完整性工程师简历范文全文
自我评价
6年高速数字系统信号完整性设计经验，专注服务器与通信设备高速互连的SI/PI仿真与优化。熟练使用HFSS、SIwave、ADS及Cadence Sigrity完成通道建模与眼图分析，主导多款25G/56G/112G链路设计并通过量产验证。具备从芯片封装到PCB板级的全链路问题定位能力，擅长跨部门协同推动设计闭环。
工作经历
深圳
中兴通讯股份有限公司
通信设备上市公司
系统级信号完整性工程师
信号完整性高速互连
2022年9月 - 至今
- 负责服务器主板高速链路SI仿真与优化，完成56G PAM4通道设计，眼图裕量提升约30%。
- 主导112G高速互连预研项目，建立通道建模流程，将仿真周期由5天缩短至2天。
- 协同硬件与PCB团队解决量产阶段串扰与反射问题，产品一次通过率提升至95%以上。
深圳
深圳市华芯电子科技有限公司
电子制造硬件方案
硬件工程师（信号完整性方向）
SI仿真电源完整性
2020年7月 - 2022年8月
- 承担25G背板与连接器SI仿真，输出设计规范，支撑3款产品顺利量产。
- 搭建电源完整性仿真流程，优化去耦电容布局，核心电源纹波降低约25%。
项目经验
2024年3月 - 2024年5月
112G PAM4高速通道设计与验证 - SI技术负责人
- 完成从封装到PCB的全链路建模与仿真，通道插损与回损满足IEEE标准要求。
- 通过测试板实测与仿真对标，误差控制在5%以内，缩短产品验证周期约3周。
2022年12月 - 2023年2月
服务器主板DDR5信号完整性优化 - 主要设计人
- 针对DDR5高速内存接口开展拓扑与走线优化，时序裕量提升约20%。
- 建立仿真模板与检查清单，被团队沿用至后续5个项目。
专业技能
HFSS / SIwave 仿真
Cadence Sigrity
ADS 通道建模
眼图与抖动分析
PCB叠层与阻抗设计
Python 自动化脚本
教育背景
成都
电子科技大学
985211
电磁场与微波技术 硕士
2019年8月 - 2021年5月
研究方向：高速互连信号完整性；主修微波网络、传输线理论、电磁兼容。
西安
西安电子科技大学
211双一流
电子信息工程 本科
2016年8月 - 2020年5月
主修电路分析、信号与系统、高频电子线路。
证书与认证
信号完整性工程师认证（SI） - 中国电子学会
2022年6月
证明高速互连设计与仿真分析能力。
Cadence Sigrity 应用工程师认证 - Cadence
2021年9月
证明Sigrity工具链仿真与建模能力。
工作成果
通道裕量提升
主导56G PAM4通道优化，眼图裕量提升约30%，支撑产品按期量产。
仿真效率提升
建立标准化建模流程，将单通道仿真周期由5天缩短至2天。
量产问题闭环
解决量产阶段串扰与反射问题，产品一次通过率提升至95%以上。
更多信号完整性工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。