数字信号完整性工程师简历范文

• 负责服务器主板PCIe 5.0与DDR5通道仿真，优化走线与过孔设计，眼图裕量提升32%，一次投板通过率由82%提升至96%。
• 主导56G SerDes链路SI问题定位，联合PCB厂优化叠层与阻抗，将回波损耗改善6dB，缩短调试周期2周。
• 建立SI仿真与实测对标流程，输出设计规范12份，团队仿真准确率提升至90%以上。

• 承担交换机高速链路SI仿真与测试，完成USB3.2与25G背板通道评估，解决串扰问题使误码率降低一个数量级。
• 使用VNA与示波器完成S参数与眼图测试，建立测试用例库30余项，测试效率提升40%。

• 完成112G PAM4通道建模与仿真，优化连接器与过孔结构，通道插损降低15%，满足IEEE 802.3ck规范。
• 组织实测对标与量产验证，眼图张开度提升28%，支撑产品按期量产交付。

• 针对DDR5高速读写误码问题开展仿真与实测分析，定位电源噪声耦合路径，误码率下降90%。
• 输出DDR5布线约束与去耦方案，推广至3个平台项目，返修率降低25%。

主修信号与系统、电磁场与电磁波、高速数字设计；GPA 3.6/4.0，通过CET-6。