PCB Layout项目经理简历范文全文
自我评价
8年PCB Layout与硬件工程经验，其中4年担任PCB Layout项目经理，主导通信、工控类多层板（8-16层）全流程设计与交付。精通Cadence Allegro、Altium Designer及高速信号完整性仿真，熟悉IPC标准与DFM/DFT规范。累计交付项目30余个，平均缩短Layout周期20%，量产一次通过率稳定在95%以上。
工作经历
深圳市华芯通信技术有限公司
通信设备国家高新技术企业
深圳
PCB Layout项目经理
高速PCB设计项目管理
2022年9月 - 至今
- 统筹8-16层高速板Layout项目，管理5人团队，年度交付项目12个，按期交付率100%。
- 建立Layout设计规范与评审流程，将改板次数由平均3次降至1.5次，缩短周期约20%。
- 主导与硬件、结构、工艺及供应商协同，推动DFM问题前置解决，量产一次通过率提升至96%。
东莞立信电子科技有限公司
工控制造民营电子企业
东莞
PCB Layout工程师
多层板设计EMC整改
2020年7月 - 2022年8月
- 负责工控与电源类产品4-12层PCB Layout，累计完成设计项目40余个，一次评审通过率90%。
- 优化叠层与布线方案，降低EMI辐射约6dB，减少后期整改成本约15万元。
- 参与器件库与封装规范建设，将封装错误率由5%降至1%以内。
项目经验
5G基站射频主板Layout项目 - PCB Layout项目经理
2023年4月 - 2024年1月
- 主导16层高速射频主板Layout，完成阻抗控制与差分走线设计，信号完整性仿真一次达标。
- 组织3轮设计评审并推动DFM整改，样机一次点亮，量产良率达97%。
工业伺服驱动器控制板改版项目 - Layout负责人
2020年5月 - 2021年3月
- 重新规划叠层与地平面，解决原方案EMC超标问题，辐射测试余量提升至4dB以上。
- 优化布局使板面积缩小12%，单板成本降低约8元，年节约成本约20万元。
专业技能
Cadence Allegro
Altium Designer
高速信号完整性仿真（HyperLynx）
多层板叠层与阻抗设计
EMC/EMI设计与整改
DFM/DFT规范与工艺协同
项目计划与团队管理
IPC-2221/2222标准
跨部门沟通与供应商管理
教育背景
广东工业大学
一本省属重点
广州
电子信息工程 本科
2014年9月 - 2018年6月
主修课程：电路分析、模拟电子技术、数字电路、信号与系统；CET-4。
证书与认证
IPC-A-600 印制板允收标准认证 - IPC国际电子工业联接协会
2021年6月
掌握印制板外观与质量允收判定标准。
PMP项目管理专业人士认证 - PMI项目管理协会
2023年9月
具备项目进度、风险与团队管理能力。
工作成果
交付效率提升
通过规范化和评审前置，团队平均Layout周期缩短20%。
质量指标领先
负责项目量产一次通过率连续两年保持在95%以上。
公司优秀项目经理
2023年获评公司年度优秀项目经理，团队绩效排名第一。
更多PCB工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。