PCB Layout技术总监简历范文全文
自我评价
15年高速多层PCB Layout与硬件工程经验，其中6年团队管理经验，主导通信、服务器与汽车电子类产品从方案评审到量产交付的全流程。精通Cadence Allegro、高速信号完整性与电源完整性仿真、EMC整改及DFM管控，累计主导30余款产品Layout设计。擅长搭建Layout规范与团队培养体系，曾将一次投板成功率提升至95%以上。
工作经历
深圳市锐联通信技术有限公司
通信设备上市公司
深圳
PCB Layout技术总监
团队管理高速PCB设计
2022年9月 - 至今
- 统筹20人Layout团队，建立设计规范与评审流程，一次投板成功率由82%提升至95%。
- 主导5G基站与交换机主板Layout，完成28层高速板设计，信号完整性余量提升20%。
- 推动Allegro自动化脚本与库管理落地，单板设计周期由25天缩短至16天。
东莞华芯电子科技有限公司
汽车电子EMS制造
东莞
资深PCB Layout工程师/主管
Allegro信号完整性
2020年7月 - 2022年8月
- 负责服务器与汽车电子主板Layout，累计完成40余款产品，量产良率稳定在98%以上。
- 主导DDR4与PCIe高速链路优化，通过仿真整改将误码率降低60%。
- 牵头EMC与DFM问题闭环，协助产品一次性通过3C与CE认证。
项目经验
28层5G基站主控板Layout项目 - Layout技术负责人
2022年4月 - 2023年6月
- 负责叠层规划、约束设置与关键高速链路布线，完成28层板一次投板成功。
- 组织SI/PI联合仿真与EMC预评估，将电源噪声降低35%，缩短认证周期2周。
车载域控制器PCB平台化项目 - Layout负责人
2019年3月 - 2020年12月
- 建立平台化叠层与封装库标准，覆盖3个车型项目，复用率达70%。
- 通过热设计与DFM优化，将板级温升降低12℃，量产直通率提升至97%。
专业技能
Cadence Allegro
高速信号完整性仿真
电源完整性与EMC设计
多层板叠层与阻抗设计
DFM/DFT可制造性管控
Layout团队管理与流程建设
教育背景
华南理工大学
985211
广州
电子信息工程 本科
2016年8月 - 2020年5月
主修课程：高频电子线路、电磁场与电磁波、信号与系统。
证书与认证
注册电气工程师（供配电） - 住房和城乡建设部
2016年9月
具备电气工程设计与规范应用能力。
IPC-A-600 印制板允收标准认证 - IPC国际电子工业联接协会
2018年5月
掌握印制板质量允收与检验标准。
工作成果
投板成功率提升
建立评审与规范体系，将一次投板成功率由82%提升至95%。
团队梯队建设
培养8名骨干工程师，2人晋升主管，团队年流失率低于8%。
行业认可
获公司年度技术创新奖，主导项目获客户优秀供应商评价。
更多PCB工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。