PCB Layout资深工程师简历范文全文
自我评价
8年PCB Layout经验，专注通信与工控类高多层板、HDI板设计，熟练使用Cadence Allegro与Mentor Xpedition。主导过多款16层以上高速板从布局到量产交付，熟悉DDR4、PCIe、千兆以太网等高速信号完整性与EMC设计规范。具备与硬件、结构、工艺及板厂协同解决问题的完整经验。
工作经历
深圳市锐联通信技术有限公司
通信设备高新技术企业
深圳
PCB Layout资深工程师
高速数字板HDI
2022年9月 - 至今
- 负责5G小基站主控板与射频板Layout，完成16层HDI板设计，一次投板成功率提升至90%。
- 制定高速信号走线与叠层规范，将DDR4与PCIe链路眼图裕量提升约15%。
- 主导与板厂工艺评审，优化阻抗与拼板方案，单板制造成本下降约8%。
东莞华创电子科技有限公司
工控电子ODM
东莞
PCB Layout工程师
多层板EMC
2020年7月 - 2022年8月
- 承担工控主板与电源板Layout，独立完成8至12层板设计，年均交付项目12个。
- 配合硬件工程师完成EMC整改，使产品一次性通过CE认证测试。
- 建立元件库与设计检查清单，将Layout返工率降低约20%。
项目经验
5G小基站主控板高速PCB设计 - PCB Layout负责人
2024年3月 - 2024年5月
- 完成16层HDI主控板布局布线，控制DDR4与PCIe差分阻抗误差在±8%以内。
- 通过叠层与参考平面优化，将关键信号串扰降低约30%，支撑产品按期量产。
工业控制主板EMC优化项目 - Layout工程师
2022年12月 - 2023年2月
- 重构电源与地平面分割方案，辐射骚扰测试余量提升约6dB。
- 配合完成三轮整改验证，产品一次性通过CE认证，缩短认证周期约3周。
专业技能
Cadence Allegro
Mentor Xpedition
高速信号完整性设计
多层板/HDI叠层设计
EMC/EMI设计整改
PCB工艺与板厂对接
教育背景
广东工业大学
一本省属重点
广州
电子信息工程 本科
2016年8月 - 2020年5月
主修课程：电路分析、模拟电子技术、数字电子技术、信号与系统。
证书与认证
IPC-A-600 印制板验收标准认证 - IPC国际电子工业联接协会
2020年9月
掌握印制板验收与质量判定标准。
电子工程师（中级） - 广东省人力资源和社会保障厅
2019年12月
证明电子设计与工程实践能力。
其他信息
到岗时间:
在职，一个月内可到岗。
出差意愿:
可接受短期出差及供应商现场支持。
更多PCB工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。