PCB Layout工程师简历范文全文
自我评价
6年PCB Layout经验，专注高速数字与电源类多层板设计，熟练使用Cadence Allegro、PADS与Altium Designer，独立完成10层以上高速板布局布线。熟悉DDR4、PCIe、千兆以太网等高速接口约束设置与阻抗控制，具备EMC整改与DFM可制造性优化经验，量产项目良率稳定在98%以上。
工作经历
深圳市锐联电子科技有限公司
工业电子ODM
深圳
PCB Layout工程师
Cadence Allegro高速数字板
2022年9月 - 至今
- 负责工业控制主板与通信模块的PCB Layout，独立完成8至12层高速板设计，单板平均布线周期缩短20%。
- 主导DDR4与千兆以太网接口的约束设置和阻抗控制，一次投板通过率由75%提升至92%。
- 配合硬件与结构团队完成EMC整改，协助3款产品通过CE认证并顺利量产。
东莞华芯智能科技有限公司
消费电子电源类产品
东莞
PCB设计工程师
PADS电源板设计
2020年7月 - 2022年8月
- 承担消费类电源板与驱动板Layout，累计完成40余款板卡设计，按期交付率保持100%。
- 优化电源平面与散热铺铜方案，配合测试将整机温升降低约8℃。
- 建立公司元件库与设计规范文档，减少重复建库工作量约30%。
项目经验
12层高速通信背板设计 - PCB Layout负责人
2024年3月 - 2024年5月
- 负责12层背板的叠层规划与高速信号布线，完成PCIe与SFP+接口的等长与阻抗控制。
- 通过仿真前约束与DFM检查，将投板返工次数由2次降至0次，缩短项目周期约3周。
车载DC-DC电源模块Layout - PCB设计工程师
2022年12月 - 2023年2月
- 完成四层电源模块布局布线，优化功率回路与地平面分割，降低开关噪声干扰。
- 配合EMC测试整改两轮，辐射骚扰余量提升约6dB，项目按期通过车规认证。
专业技能
Cadence Allegro
PADS
Altium Designer
高速信号完整性约束
阻抗控制与叠层设计
EMC/EMI整改
教育背景
广东工业大学
一本省属重点
广州
电子信息工程 本科
2016年8月 - 2020年5月
主修课程：电路分析、模拟电子技术、数字电子技术、信号与系统。
证书与认证
PCB设计工程师（中级） - 中国电子学会
2021年9月
证明多层板设计与可制造性分析能力。
大学英语四级（CET-4） - 教育部考试中心
2017年6月
可阅读英文器件手册与设计规范。
其他信息
到岗时间:
离职状态，一周内可到岗，可接受短期出差。
作品集:
可提供脱敏后的高速板叠层方案与布线截图供技术面试评估。
更多PCB工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。