PCB Layout主管简历范文全文
自我评价
10年PCB Layout经验，其中4年团队管理经验，专注通信与工控类高多层板、HDI板设计。熟练使用Cadence Allegro、Mentor Xpedition，主导过20层以上高速板与阻抗控制方案落地。带领6人Layout团队，通过设计规范与评审机制将一次投板通过率提升至92%。
工作经历
深圳市锐联通信技术有限公司
通信设备高新技术企业
深圳
PCB Layout主管
团队管理高速PCB设计
2022年9月 - 至今
- 负责6人Layout团队排期与评审，年度完成120余块板卡设计，项目按期交付率由85%提升至97%。
- 主导20层高速背板与HDI板叠层、阻抗方案设计，一次投板通过率提升至92%，返工成本下降约30%。
- 建立Allegro设计规范与DFM检查清单，新人上手周期由3个月缩短至6周。
东莞华芯电子科技有限公司
工控电子ODM
东莞
PCB Layout工程师
多层板设计EMC整改
2020年7月 - 2022年8月
- 承担工控主板2至12层Layout设计，累计交付80余块板卡，客户一次验收通过率超90%。
- 配合硬件与结构完成EMC整改，协助3款产品通过CE认证，缩短认证周期约2周。
项目经验
5G基站20层高速背板设计 - Layout负责人
2024年3月 - 2024年5月
- 主导20层背板叠层与阻抗规划，完成25Gbps差分走线设计，眼图裕量满足客户规范。
- 组织3轮设计评审与仿真复核，一次投板成功，较原计划提前2周交付样机。
工控主板HDI化改造项目 - Layout主管
2022年12月 - 2023年2月
- 将原8层通孔板改造为6层一阶HDI，板面积缩小20%，单板成本下降约12%。
- 制定盲埋孔设计与DFM规范，量产良率由93%提升至97%。
专业技能
Cadence Allegro
Mentor Xpedition
高速信号与阻抗控制
叠层设计与DFM
EMC/EMI整改
团队管理与项目排期
教育背景
广东工业大学
一本省属重点
广州
电子信息工程 本科
2016年8月 - 2020年5月
主修课程：电路分析、信号完整性、PCB设计基础。
证书与认证
IPC-A-600 印制板验收标准认证 - IPC国际电子工业联接协会
2019年8月
掌握印制板验收与质量判定标准。
Altium Certified Professional - Altium
2017年5月
证明PCB设计工具专业应用能力。
工作成果
投板通过率提升
通过规范建设与评审机制，将团队一次投板通过率从78%提升至92%。
团队培养
4年内培养3名骨干Layout工程师，其中1人晋升为小组负责人。
交付周期压缩
优化排期与模板复用，标准板卡设计周期由15天缩短至10天。
其他信息
到岗时间:
在职，确认录用后一个月内到岗。
出差安排:
可接受短期出差与供应商驻厂支持。
语言能力:
CET-4，可阅读英文datasheet与IPC标准。
更多PCB工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。