PCB Layout技术经理简历范文全文
自我评价
10年PCB Layout与硬件工程经验，其中5年带领6-10人Layout团队，主导通信、工控与汽车电子多层高密度板设计。精通Allegro、PADS与高速信号完整性仿真，熟悉IPC标准与DFM/DFT流程，累计交付量产项目40余个。擅长跨部门协同与设计规范建设，曾将一次投板成功率提升至95%以上。
工作经历
深圳市联创电子科技有限公司
通信设备上市企业
深圳
PCB Layout技术经理
团队管理高速PCB设计
2022年9月 - 至今
- 组建并管理8人Layout团队，制定设计规范与评审流程，一次投板成功率由82%提升至95%。
- 主导12层高速背板与DDR4布线设计，通过阻抗与叠层优化将信号误码率降低30%。
- 推动Allegro与PLM系统集成，设计周期平均缩短20%，年节约返工成本约60万元。
东莞华瑞电子有限公司
工控电子民营制造
东莞
PCB Layout工程师/高级工程师
多层板设计EMC整改
2020年7月 - 2022年8月
- 负责工控主板4至8层Layout设计，累计独立完成30余款产品并全部按期量产。
- 优化电源与地平面分割方案，使EMC测试一次通过率从70%提升至90%。
- 编写DFM检查清单并培训新人，团队设计返修率下降约25%。
项目经验
车载域控制器高密度PCB设计 - Layout技术负责人
2023年2月 - 2024年6月
- 主导10层HDI板布局布线，满足车规EMC与散热要求，一次通过全部认证测试。
- 协同结构与工艺团队优化拼板方案，板材利用率提升15%，单板成本下降约8%。
5G基站高速背板信号完整性优化 - Layout负责人
2021年6月 - 2022年12月
- 完成16层背板叠层与过孔优化，关键链路插入损耗降低18%。
- 建立SI仿真前置流程，问题定位周期由5天缩短至2天。
专业技能
Cadence Allegro
PADS / Altium Designer
高速信号完整性仿真
叠层与阻抗设计
DFM/DFT与IPC标准
团队管理与项目交付
教育背景
广东工业大学
一本省属重点
广州
电子信息工程 本科
2016年8月 - 2020年5月
主修课程：电路分析、信号与系统、高频电子线路；获校级电子设计竞赛二等奖。
证书与认证
IPC-A-600 印制板可接受性认证 - IPC国际电子工业联接协会
2019年5月
掌握印制板验收标准与质量判定方法。
电子工程师（中级） - 广东省人力资源和社会保障厅
2018年11月
证明电子工程专业技术水平。
工作成果
投板成功率提升
建立设计评审与DFM前置机制，团队一次投板成功率稳定在95%以上。
团队梯队建设
培养3名骨干工程师晋升为高级Layout工程师，团队稳定性显著提升。
公司年度优秀管理者
2023年获公司年度优秀技术管理者称号。
更多PCB工程师简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。