射频芯片设计工程师简历范文全文
教育背景
东南大学
985双一流
微电子学与固体电子学 硕士
南京2019年8月 - 2021年5月
研究方向：射频集成电路设计；核心课程：模拟CMOS集成电路、射频电路设计、微波工程。
西安电子科技大学
211双一流
微电子科学与工程 本科
西安2016年8月 - 2020年5月
专业排名前10%，获校级优秀毕业生。
专业技能
Cadence Virtuoso / SpectreRF
ADS / EM 电磁仿真
CMOS/SiGe 射频电路设计
LNA/PA/Mixer 设计
Smith 圆图与阻抗匹配
矢网/频谱仪/噪声仪测试
Python 数据处理与自动化
HFSS 无源器件建模
英语技术文档阅读（CET-6）
荣誉奖项
江苏省集成电路设计大赛一等奖
东南大学研究生学业奖学金一等奖
西安电子科技大学优秀毕业生
自我评价
5年射频芯片设计经验，专注CMOS/SiGe工艺下的LNA、PA与混频器设计，主导3款射频前端芯片从规格定义到量产落地。熟练使用Cadence Virtuoso、ADS与EM仿真工具，具备完整的流片、测试与debug闭环能力。曾将LNA噪声系数优化至1.2dB，产品良率提升至96%。
工作经历
上海矽睿射频科技有限公司
上海
集成电路设计专精特新
射频芯片设计工程师
2022年9月 - 至今
射频前端CMOS设计
- 主导2款Sub-6GHz射频前端芯片的LNA与混频器设计，一次流片成功，量产良率达96%。
- 优化噪声匹配与偏置网络，将接收链路噪声系数由1.8dB降至1.2dB，灵敏度提升约2dB。
- 牵头建立射频测试规范与自动化脚本，单颗芯片测试时间缩短35%，支撑月产50万颗交付。
苏州芯联微电子有限公司
苏州
半导体制造芯片设计
模拟/射频设计工程师
2020年7月 - 2022年8月
功率放大器流片验证
- 负责PA偏置电路与功率合成网络设计，输出功率提升1.5dB，PAE由38%提升至45%。
- 参与首款Wi-Fi 5射频前端芯片流片与debug，定位并解决寄生振荡问题，项目按期量产。
项目经验
5G Sub-6GHz 低噪声放大器芯片设计
2024年3月 - 2024年5月
设计负责人
- 采用0.13μm SiGe工艺完成两级 cascode LNA 设计，覆盖3.3-3.8GHz频段，增益18dB。
- 通过源极电感退化与噪声优化，实现NF 1.2dB、IIP3 -5dBm，满足基站接收机指标。
- 完成版图EM联合仿真与流片测试，实测与仿真偏差小于0.3dB，一次流片通过。
高线性度射频混频器设计
2022年12月 - 2023年2月
核心设计成员
- 设计Gilbert单元有源混频器，转换增益12dB，OIP3达18dBm，线性度优于竞品3dB。
- 优化本振缓冲与匹配网络，本振泄漏降低8dB，芯片面积控制在1.1mm²以内。
研究经历
毫米波频段低功耗接收机前端研究/硕士研究生（课题负责人）
南京
集成电路学院
2020年1月 - 2020年6月
- 研究28GHz接收前端架构，完成低功耗LNA与下变频器链路预算与系统仿真。
- 成果发表于国内核心期刊1篇，为后续毫米波项目提供架构参考。
工作成果
噪声系数优化至1.2dB
3款射频芯片一次流片成功
量产良率提升至96%
测试效率提升35%
证书与认证
集成电路设计工程师（中级） - 工业和信息化部
2020年11月
证明集成电路设计与验证专业能力。
大学英语六级（CET-6） - 教育部考试中心
2015年6月
具备英文技术文档阅读与撰写能力。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。