FPGA硬件驱动开发工程师简历范文全文
展现专业实力，创造职场价值。
自我评价
5年FPGA硬件驱动开发经验，熟悉Xilinx Zynq与Intel Cyclone平台，精通Verilog/VHDL、AXI总线及Linux内核驱动开发。主导过高速采集与图像处理项目，完成DDR4与PCIe接口调试，量产良率提升至98%。具备扎实的时序约束与板级调试能力，能独立完成从RTL到驱动的全流程交付。
工作经历
深圳市芯联微电子有限公司
深圳
集成电路专精特新
FPGA硬件驱动开发工程师
2022年3月 - 至今
ZynqPCIe
- 负责Zynq-7000平台DDR4与PCIe驱动开发，完成板级联调，接口吞吐提升30%。
- 编写AXI DMA驱动与中断处理模块，将数据采集延迟从8ms降至3ms。
- 主导时序约束优化，解决跨时钟域问题，一次流片成功率提升至95%。
西安华芯电子科技有限公司
西安
嵌入式高新技术企业
FPGA开发工程师
2019年7月 - 2022年2月
VerilogLinux驱动
- 参与Cyclone V图像采集卡开发，完成LVDS接口与DDR3控制器RTL设计。
- 编写Linux字符设备驱动，支持多路视频流并发采集，稳定性通过72小时压测。
项目经验
8通道高速数据采集系统
2023年2月 - 2024年6月
FPGA驱动负责人
- 基于Zynq-7045设计8通道高速采集系统，实现1GSPS采样与实时预处理。
- 开发AXI Stream数据通路与DMA驱动，端到端延迟控制在5ms以内。
- 完成板级信号完整性与时序收敛，系统连续运行30天无丢帧。
4K图像实时处理平台
2020年5月 - 2021年12月
核心开发工程师
- 基于Cyclone V实现4K图像实时缩放与去噪，帧率稳定60fps。
- 优化DDR3带宽调度，资源占用降低18%，功耗下降12%。
工作成果
接口误码率优化
主导DDR4控制器时序优化，接口误码率由1e-9降至1e-12。
团队知识沉淀
编写驱动调试手册并在团队推广，新人上手周期缩短40%。
证书与认证
Xilinx Certified FPGA Design Professional - Xilinx
2023年6月
证明Xilinx FPGA设计与调试能力。
嵌入式系统设计师（软考中级） - 工业和信息化部
2021年11月
证明嵌入式系统设计能力。
教育背景
西安电子科技大学
211双一流
微电子科学与工程 本科
西安2015年9月 - 2019年6月
相关课程：数字电路、FPGA设计、嵌入式系统、计算机组成原理。
专业技能
Verilog/VHDL
Xilinx Vivado
AXI总线协议
Linux内核驱动
时序约束与STA
C/C++
荣誉奖项
全国大学生集成电路创新创业大赛二等奖
校级优秀毕业生
更多驱动开发简历范文
同一职位，不同的版式和写法。点开任意一份即可查看大图。
就从这份范文开始
免费复制到你的账户里，每一句话、每个板块和颜色都能改，改好即可下载投递。