芯片测试研发工程师简历范文

• 负责3款SoC芯片ATE测试程序开发，覆盖DC、AC与功能测试，量产导入周期缩短约30%。
• 优化测试流程与并测方案，单颗测试时间由8.5秒降至6.2秒，年测试成本降低约200万元。
• 主导测试板与Load Board设计评审，配合封装与可靠性团队完成量产良率提升至98.5%。

• 基于Teradyne UltraFLEX完成模拟芯片测试程序开发，支持5个产品线顺利量产。
• 建立测试数据自动分析脚本，异常定位时间由2天缩短至4小时，测试报告产出效率提升50%。
• 参与新客户导入与测试方案评审，累计支持12个项目按期交付。

• 主导车规MCU的ATE测试方案设计，覆盖-40℃至125℃三温测试，一次通过率提升至97%。
• 完成测试程序与测试板联调，量产爬坡周期由10周压缩至6周，满足客户交付节点。

• 通过并测方案重构与测试项精简，单颗测试时间降低27%，年节省测试成本约150万元。
• 建立测试项覆盖率评估方法，在保证质量前提下减少冗余测试项15%。

研究方向：模拟集成电路测试与可测性设计；核心课程：集成电路测试、模拟电路设计、数字信号处理。

主修模拟电子技术、数字电路、信号与系统，获校级优秀毕业生。